台积电计划于明年下半年开始量产其最新的2nm（N2）制程工艺。该公司正在努力提高该技术的良率和降低缺陷密度，以确保生产出高质量的产品。据一位自称Kim博士的台积电员工透露，该团队已成功将N2测试芯片的良率提高了6%，为公司客户“节省了数十亿美元”。不过这位员工没有透露具体的良率改进范围。
台积电是全球领先的半导体生产商之一，在1月份才开始提供 2nm 技术的穿梭测试晶圆服务。因此，该公司不太可能提高之前最终将以 2nm 制造的实际芯片原型的良率。相反，重点应该放在目前最新的2nm技术上。值得注意的是，N2工艺使用了全环绕栅极（GAA）纳米片晶体管，这种设计不仅比3nm FinFET晶体管小，而且通过提供改进的静电控制和减少泄漏而不影响性能，实现了更小的高密度 SRAM 位单元。
台积电预计将于2025年下半年（可能在2025年底）开始大规模量产N2制程。为了实现这一目标，该公司应该有足够的时间来提高良率和降低缺陷密度。
本文属于原创文章，如若转载，请注明来源：台积电2nm良率提高6%：可为客户节省数十亿美元https://dcdv.zol.com.cn/924/9249801.html
