据海外媒体报道，4月16日的消息显示，三星电子在4纳米制程的HBM4内存逻辑芯片初步测试生产中取得了40%的良率。这一成绩不仅高于行业通常的10%起点水平，也优于此前同制程产品不足20%的表现。
尽管40%的良率只是一个初步成果，但随着技术的不断成熟，这一数字有望进一步提升。该良率水平为4纳米HBM4逻辑芯片的后续开发奠定了相对稳固的基础。
此前，在HBM3阶段，三星电子遭遇了显著的市场挑战，将高达70%的HBM内存市场份额让给了主要竞争对手，并首次失去了全球第一大DRAM制造商的地位。为扭转这一局面，三星电子在HBM4产品的开发中采取了更为激进的技术策略。
根据规划，三星将在其12Hi HBM4产品中采用1c纳米级的DRAM芯片和4纳米逻辑芯片。虽然逻辑芯片部分的表现较为理想，但在1c纳米DRAM芯片的开发过程中，三星似乎遇到了一些困难。
另一家媒体昨日报道指出，自1z纳米时代起便存在的电容漏电问题，正在对三星1c纳米DRAM的量产开发产生显著影响。三星尝试通过调整线宽等方式优化电容器性能，但目前稳定性仍未达到预期目标，这可能延缓1c纳米技术的推进进程。
此外，近期相关行业组织已正式发布HBM4内存的标准化规范，为该技术的未来发展提供了明确的方向指引。
本文属于原创文章，如若转载，请注明来源：三星4纳米HBM4内存逻辑芯片良率突破40%https://dcdv.zol.com.cn/975/9753823.html
